interfacage2.py

Created on December 19, 2023
1.11 KB
Etude de l'interface serie

Pour mettre en format TTL:
1 = haut
0 = bas

pour dessiner le chronogramme:
start 
caract en bin mais inversé
stop

temps de transmission trame :
Formule : 21 x (1 bit de start + 8 bits data + 1 stop)/ 9600


parité paire : (bit de stop à 1)
compter le nb de 1 dans l'octet
si impaire -> bit de parite a 1

LE BUS CAN =

sur l'oscillo = 0 quand c'est en haut et 1 au milieu
on met stuff quand il y a 5 0 a la suite
on commence par un SOF

TROUVER EMPLACEMENT :

dans cet ordre =
SOF = 1 bit
ID = 11 bits
RTR = 1 bit
IDE = 1 bit
ro = 1 bit
DLC = 4 bits
DATA = de 0 a 8 octets
CRC = 15 bits
CRC DELIM = 1 bit
ACK = 1 bit
ACK DELIM = 1 bit
EOF = 7 bits

DEMONTRER bus highspeed :

un low est limite a 125kbit/s
dans notre cas un div = 5bits en 10us 
donc 1 bit = 2us
-> 1/2*10^-6 = 500kbits/s 
500 > 125 => high

Quel est le pricnipe de bit stuffing :
permet d'eviter de melanger les donnees 
il se met aprs 5 bits de meme poids
et on met le bit oppose pour que le systeme comprenne bien

BUS CAN ETENDU
dans un champ etendu il y a 32 bits 
contre 12 et on met au format 1 l'IDE pour indiquer